수빈's Farm

Quantum Mechanics Electron & Hole : 크기가 작고 질량도 작아서 우리가 알고 있는 일반 물리학 적용이 안 된다. (결과가 불확실) 전자와 정공에 대해서는 Quantum(양자) Mechanics(역학) 도입이 필요하다. //확률적 접근 ** 양자 : 에너지가 연속적이지 않고, 뚝뚝 끊어져있다. or 수치화 되어있다. 연속적이지 않은! (이산화 된 에너지) ** 역학 : 물체의 운동 거시적인 움직임 vs cubic 안에 전자가 있을 확률 Semiconductor Energy gap (C) Semiconductor : 외부의 에너지(빛. 열, 전압 etc..)에 의해서 전류가 흐를 수 있게 만들 수 있는 것으로, 외부 에너지에 의해 valence band에 있는 전자가 conduct..

Space Lattices ( Crystal plane & Direction ) hole & electron : 힘의 단위로 보통 N(뉴턴)을 쓰나, hole과 electron은 너무 작아서 F=ma와 같은 물리법칙을 따르지 않는다. 따라서 전자와 정공에 대해서는 확률을 기반으로 한다. Crystal Planes ( 면 ) - Semiconductor device는 surface에서 fabricated된다. 그래서 surface는 semiconductor device의 특징을 결정짓는 중요한 요소가 된다. - We can describe these surfaces in terms of the lattice //격자로 표면을 표현할 수 있다. - Miller indices : crystal plane ( ..

Classification of Material 1. Phase(상) 물질은 상(phase)에 따라 gas, liqud, solid로 구분할 수 있다. 반도체 및 전자소자로는 Solid가 가장 많이 사용된다. 2. Electrical Conductivitiy (전기 전도도) 전기 전도도(electrical conductivity)에 따라 conductor, insulator, semicondudctor로 나눌 수 있다. 위 그림에서 empty conduction band는 전자가 차있지 않은 비어있는 밴드이고, filled valence band는 전자로 차있는 밴드이다. 외부에서 열과 같은 힘이 가해졌을 때, 전자는 valence band에서 conduction band로 이동하면서 전류가 흐른다. v..

Procedure Constructs (always) 잠깐 !! initial은 module에서 쓰지 말고 testbench에서만 쓰기~~!~! 기억해! 그치만~? always는? module안에서 쓸 수 있다!!!! always Statements - consists of all behavioral statements inside an always statement ( always 구문 안에서 모든 구문 선언 ) - starts at simulation time 0 and ends at $finish or $stop - executs continuously during simulation - Similare to infinite loop in C

Behavioral Modeling Behavioral Modeling - This level describes a system by concurrent(동시) algorithms. - 각각의 알고리즘들은 순차적이다. //전체적으로는 concurrent하나, algorithm내에서는 sequential 순차적이라는 것은 하나씩 실행되는 명령어들의 집합으로 이루어졌다는 것을 의미한다. - Functions, Tasks , always blcok이 main element이다 ( 6주차에 배움) - no regard to the structural realization of the design [GPT said] Behavioral modeling is a type of high-level abstractio..

Dataflow Modeling RTL system *** RTL(Register Transfer Level) system is a combination of dataflow and behavioral modeling. : Any digital system can be constructed by interconnecting registers(Flip Flop) and a combinational logic put between them for performing the necessary functions. // 모든 디지털 시스템은 상호 연결된 register(FF)로 연결되어있고 register사이에는 combinational logic이 있다. Register 사이에 있는 Combinationla L..

Unfamiliar Data type Example Code // Data selector – 2-to-1 mux module two_to_one_mux_tristate (x, y, s, f); input x, y, s; output f; // internal declaration tri f; // data selector body bufif0 b1 (f, x, s); // enable if s = 0 bufif1 b2 (f, y, s); // enable if s = 1 endmodule 2:1mux는 복잡하니까 tristate-buffer를 사용하여 x,y중 selector에 의해 하나의 값만 f로 나오도록 구현한 코드이다. Unfamiliar data type Data type in Verilog ..

Structural Modeling Instantiation of Basic Gates - Primitives gate는 primitives이다. 사용자가 만든 것이 아닌 주어진 것이며 사용자, simulation program이 모두 알고 있는 정보이다. module basic_gates (x, y, z, f) ; input x, y, z; output f ; wire a, b, c; // internal nets // Structural modeling using basic gates. nor g1 (b, x, y); not g2 (a, x); and g3 (c, a, z); nor g4 (f, b, c); endmodule primitives는 module이름이 본인의 기능을 하는 것이나 마찬가지이..

Structural Modeling Modeling in Verilog - Structurla Modeling : a set of interconnected component - dataflow modeling : by interconnecting registers and a combinational logic put between them - Behavioral Modeling : concurrent algorithms Structural Modeling [GPT said] Structural modeling refers to designing digital circuits using a structural descripton of the circuit. The structural description..

Verilog coding basic 수 표현 앞쪽에는 사용할 bits수를 ' 뒤에는 사용할 진수(ex. b,h,d)를 명시하고, 그 뒤에 입력할 값을 작성한다. cpu는 general purpose를 가지고 있으므로 많은 기능을 위한 많은 공간을 필요로 하기에, cpu와 같은 HW에서는 공간의 낭비가 없어야하므로 사용하고자 하는 bit 수를 공간 낭비 없이 명확히 해야한다. 수 표현에 있어서 verilog의 엄청난 장점은 음수 사용이 -로 가능하다는 것이다. ex, -6;d3 //3의 2의 보수로써 음수 위와 같이 편리하게 음수 사용이 가능하다. Invalid & Unsized 1.bit 수 or 진수 표현이 없을 때 default로 32bits가 할당되고 decimal(십진수)로 인식된다. 2. 선언..