수빈's Farm

- Flip flop 의 state는 clk만 바꿀 수 있다. FF과 clk은 절친~! - latch의 always sensitive list에 en(or clk)이랑 D 모두 넣어야함 (en=1인동안 D가 바뀌면 바로 반영해야 하니까) - state 시작과 끝 알아내기 - SRAM : static random access memroy (register file만들 때 사) - DRAM : dynamic random access memory - 6-transistor COMS SRAM cell (BL:bit line, WL:word line) - main disk가 있지만, 거기서 다 가져오면 시간이 오래 걸리므로, 여러개의 작은 것들 배치 register < cache(SRAM,register file..

Logic synthesis Parsing phase Parsing phase checks the syntax of the source code and creates internal components. (구문 분석 단계에서는 컴파일러가 소스 코드의 구문을 확인하고 내부 components를 만든다.) Elaboration phase (입력 회로에 대한 완전한 설명을 구성) Elaboration phase connects the internal components and unrolls loop and expands generate-loops and sets up parameters passing for tasks and functions and so on (구문 정교화 단계에서는 components를 연..

ASIC Design Flow - Logical Design - Physical Design [Logical design] 1. Design Entry : Enter the design into an ASIC design systenm, either using a hardware description language (HDL) or schematic entry. (HDL 또는 schematic한 것을 ASIC 디자인하는 시스템에 집어넣는다.) 2. Logic Synthesis : use an HDL ( VHDL or Verilog ) and a logic synthesis tool to produce a netlist. //VHDL : very high speed integarted circuit har..

영상디스플레이 사업부 회로개발 youtube.com/watch?v=WdZosdW8k9U&list=PLTHa7qutpLjCrQEHA5KXDnT7MwKlb2jcK&index=12 VD 사업부 (영상 디스플레이 사업부) : 다양한 환경에 맞는 최적의 display 제품을 개발해 소비자에게 최고의 솔루션을 제공하고 소비자 개개인의 라이프스타일을 반영한 제품을 개발하는 부서 이광호 프로 : VD사업부의 혁신제품개발 Lab 제품선행 FPGA 파트 근무 제품마다 있는 analog 회로 위에 Firmware를 얹어서 실제 전기적 신호를 컨트롤 하고 불이 들어오게끔 연구(TV나오도록) 혁신 제품 개발 Lab : LED 기반의 디지털 사이니지와 Micro LED 디스플레이 "The wall" 제품의 TCON,FPGA(fi..

Samsung (team. DT) team.DT : 플랫폼 레벨의 제품 특성을 확보하기 위하여 설계 관련된 솔루션을 제공하고 설계 방법론을 제공하는 그룹이다. 다양한 부품을 어떤 순서에 맞게 어떻게 배치하냐. 부품 배치도나 설계도 등 어떻게 조립하느냐에 대한 설계를 진행한다. 이러한 디자인 가이드를 DM(Design Methodlogy, 디자인 방법론)이라 한다. SI(Signal Integrity , 신호 품질 측정) : 이는 SOC 칩에서 메모리칩으로의 양방향 통신에서 어떻게 하면 보다 신호전달이 잘 되고, 적은 파워 소모로 동작이 가능한지를 따져보고, 어떠한 구성환경을 갖추어야 되는지 시뮬레이션을 통해서 검증하고 실제로 칩이 나왔을 때, 동일한 환경에서 측정해서 DM solution이 정확한지에 대..

Ideal I-V relationship - Assumption Assumption ideal한 pn junction을 만들기 위하여 다음과 같은 가정이 필요하다. 1. The abrupt depletion layer approximation applied. The space charge regions have abrupt boundaries, and the semiconductor is neutral outside of the depletion region. ( Space charge region은 급격한 경계를 가지며, semiconductor는 원하는 위치에만 정확하게 도핑된다. Semiconductor는 Space charge region 영역 밖에서는 중립적이다.) 위 그림에서 확인할 수 있듯이..

LFSR LFSR이란? : Linear Feedback Shift Register의 약자로, 선형 되먹임 시프트 레지스터이다. Shift Register에 입력되는 값이 이전 상태의 선형 함수로 다시 되먹임되는 Linear Feedback구조이다. 이전 상태가 Feedback되어 다음 상태를 만들기 때문에 "결정론적이다"라고 할 수도 있다. Fibonacci LFSR module fibonacci_LFSR( input clk, input arst_n, output LFSR ); parameter BITWIDTH = 5; //bitwidth만큼 reg생성 output reg [BITWIDTH -1 : 0 ] LFSR; always @(posedge clk or negedge arst_n) begin if(..

Electric Potential Electric Potential과 Electric Field의 관계 전자기학에서 가장 기본적으로 다루었던 이야기이다. (Ch4,Ch6) E-field를 적분한 것의 음수가 Electric Potnetial이 된다. E-field를 통해 E-Potential 계산 [In the P region] 적분을 하면 적분 상수가 생기므로 Boundary Condition을 통해 적분상수를 계산해야 E-potential 식이 완성된다. Boundary Condition을 대입해서 계산하면 적분상수가 아래와 같이 나온다. p region에서의 Electric Potential의 식은 다음과 같다. 그래프로 나타내었을 때 그 기울기는 제곱으로 증가하고 있다. (아래에서 다시 설명 ) ..

FSM(Moore)을 이용한 Lemming Game(1) [Problem] Design source code //RTL code module Lemmings1( input clk, input rst_n, input bump_left, input bump_right, output walk_left, output walk_right ); //explicit expression localparam LEFT = 0, RIGHT = 1; reg present_state, next_state; //next_state compuation always @(*) begin //next state computation logic - Combinational Logic case (present_state) LEFT : ne..

Electric Field 생성 Electric Field 생성 - [내부 charge separation에 의한 E-filed 생성] junction이후 diffusion이 일어나고 negative charge density와 positive charge density의 분리에 의해 depletion region 즉,Space charge region에 생성되며 E-field가 생성된다. (E-filed is created in the depletion region by the separation of positive and negative space charge densities.) - [ 거리에 따른 부피 전하 밀도(charge density) ] pn junction에 따라 p type과 n ty..