Quality control (2)/Semiconductor Engineering

Semiconductor - Ch7-1(2) / Zero Apllied Bias / Built-in potentail (barrier)

빈그레 2023. 5. 14. 21:43

 

 


Zero Applied Bias

 

 

 

Introduction (Zero Applied Bias)

 

- 전류가 존재하지 않고, 외부 자극도 없는 열적 평형 상태에서의 pn junction의 특징

  ( The properties of the pn junction in thermal equilibirium, where no currents exist, and no external excitation is applied.)

 

[ Zero Applied Bias에서 다루게 될 것 ]

- (1) built-in potential barrier

- (2) E-field and potential through the depletion region

- (3) space charge region width (=W)

 

 

Zero Applied Bias

 

Band Theory


[ P type ]
: Fermi level 이 intrinsic Fermi level보다 낮은 곳에 위치한다. ( Ef < Efi )

[ N type ]
: Fermi level이 intrinsic Fermi level보다 높은 곳에 위치한다. ( Ef > Efi )



두 반도체를 접합한 pn junction에서 ( equilibrium + No Bias(전압 x) ) 
Fermi level은 flat하지만, conduction band, valace band, intrinsic fermi level은 위와같이 banding하게 되어있다.

여기서 P type의 Conduction badn level과 N type의 Cdoncution Band 의 차이를 built-in Potential(Vbi)이라 한다.


built-in potential은 Ptype의 intrinsic Fermi energy level과 Fermi energy level의 차이와 N type의 intrinsic Fermi energy level과 Fermi energy level의 차이를 더한 것과 같다. 
(Conductio band, Valance band, Intrinsic Fermi energy level은 flat한 Fermi energy기준으로 동일하게 이동)

이렇게 p type과 n type이 만남으로 band가 휘어짐으로 인해 전위 차이가 생기게 된다. //built in potentioal



접합면을 기준으로 n-type에서는 +Q charge가 모여 pv(로브이) 부피전하밀도로 존재,
접합면을 기준으로 p-type에서는 -Q charge가 모여-pv(로브이) 부피전하밀도로 존재하며
E-field(x)와 Electric potential energy인
Φ(x) 가 생기게 된다.

전하 존재의 끝부분의 위치를 0을 기준으로 -Xp, Xn이라고 할 때  W(Space charge region)은 절댓값으로의 합이다.
//Space charge region width (depletion region width ) = |Xp| + |Xn|

 



 

이 개념들을 문제에 적용했을 때 계산 순서 

(1) Vbi : built-in potentail

(2) E-field(x) 

(3) Φ(x) : Electric potential energy

(4) W : space charge region width (depletion region width)

 

 

 

 


 

 

 

 

 


Built-in potential 

 

 

 

Built-in potential Barrier 

 

- [ constant Ef ]

열적 평형상태에서 전압이 인가되지 않았을 때, Fermi Energy level(Ef)은 전체에서 일정하다.

(Under the condition that no voltage is applied in thermal equilibrium, the Fermi energy lvel is constant throughout th eentire system.)

 

 

 

- [ Energy level banding ]

 Fermi energy level에 대한 conduction band와 valance band의 상대적 위치가 p 영역과 n 영역 사이에서

 변하기 때문에 Space charge region을 통과할 때 구부러져야 한다.

(The conduction/valance band energies must bend as we go through the space charge region, since the relative postition of the conduction/valance bands with respect to the Fermi energy changes between p and n regions.)

 

Energy-band diagram of a pn junction in thermal equilibrium

 

 

 

- [ Built-in potential ]

 

N region의 conduction band에 있는 전자가 P region으로 이동할 때, potential barrier를 볼 수 있다.

이 potential barrier를 built-in potential barrier(Vbi)라고 한다.

 

built-in potential(eVbi) 즉 전위차이는 intrinsic fermi energy level의 위치에너지의 차이와 같다.

(Conduction/valance band, intrinsic fermi energy level은 같이 움직이니까)

 

built in potential은 n type에서의 intrinsic fermi energy level과의 차이와 p type에서의 intrinsic fermi energy level과의 차이의 합으로 구할 수 있다.

 

 

 

- [ Equilibrium , NO current ]

 

Vbi(built-in potential)은 평형상태를 유지하므로 전위차가 존재하여도 전류가 발생하지 않는다.

 

 

 

 

 


 

 

 

 

built-in potential 계산

 

 

 

이전 chapter 4에서 다뤘던 전자,정공 농도 구하는 식에서

Ef-Efi , Efi-Ef 대신  -eΦFn, eΦFp로 대입하여 파이에 대한 식을 이끌어 내고,

 

 

최종적으로 n type, p type의 ΦFn, ΦFp를 절댓값으로 더하여 Vbi(built-in potential)값을 계산해낸다.

built-in potentail은 결국 Na,Nd에 의해 결정된다.

 

위 식의 (kT)/e는 thermal voltage로 volt의 형태로 Vt로 나타낼 수 있다.

 

 

 

 

Example 7.1

 

 

 

pn junction 했을 때의 내부에 있는 built-in potnetial을 계산하는 과정이다.