수빈's Farm

Verilog Basic - hw(1) 과제(1) - 3bit binary(A,B,C)로 표현된 7가지 경우에 대하여 m0,m2,m6,m7에 대해서만 true(y=1) Boolean Expression Y = A'C' + AB wire 구현 : wire는 초반에 선언을 모두 하지 않고, main body에서 gate들을 구현하며 필요로 하는 것을 추가하여 선언한다. Verilog Design source module _8case_4true(out, i0, i1, i2); //output,input declaration output out; input i0,i1,i2; //wire declaration wire n0,n2; wire a0,a1; //gate declaration //not gate not ..

Verilog Module Modeling Structural Modeling Dataflow Modeling Behavioral Modeling Behavioral Modeling Testbench

Integrated Circuit (IC) Design Procedure Integrated Circuit (IC,집적회로) : 하나의 반도체 기판에 여러개의 능동소자와 수동소자를 초소형으로 집적시켜 완전한 회로기능을 갖추도록 한 기능 소자를 말한다. ** 능동소자 : 전력 공급이나 제어 신호에 의해 작동하며, 전기 신호를 증폭하거나 전기 에너지를 변환하는 소자이다. 전력을 소비하고, 전자 회로에서 에너지를 공급하는 역할을 한다. (ex) transistor, diode, 집적 회로 etc.. ** 수동소자 : 전기 신호를 조절하거나 저장하지 않고, 전기 에너지를 필터링하거나 변환하지 않는 소자이다. 외부에서 전기 신호에 대한 에너지를 공급하지 않으며, 전류나 전압을 조절하기 위한 소자로 주로 사용된다...

#17614 #include using namespace std; //clap count값을 얻을 getClap함수 int getClap(int num) { int clap = 0; int check = num; //clap수를 측정해야하는 integer 저장 //1의 자리가 3,6,9일 경우 clap count //0이되면 while문 stop count도 stop while (check) { if (check % 10 == 3 || check % 10 == 6 || check % 10 == 9) { clap++; } check /= 10; //10의자리 이상일 경우 일의 자리 count이후 자리수 줄여가며 count } return clap; } int main() { int finalNum; //3..

#3040 #include #include using namespace std; int main() { vector dwarfs(9); //난쟁이의 모자에 쓰인 정수 int sum = 0;//sum of 9 dwarfs int out1=0, out2=0; //제외할 난쟁이 index 저장 //입력 받기 for (int i = 0;i > dwarfs[i]; sum += dwarfs[i]; } //제외할 난쟁이 찾기 for (int i = 0;i < 8;i++) { for (int j = i + 1;j < 9;j++) { //i,j가 dwarfs의 index를 동일하게 가르키도록 if (sum - dwarfs[i] - dwarfs[j] == 100) { //제외했을 때 100을 ..

Video CODEC Encoder : 데이터를 다른 format으로 변환하는 device(or algorithm)이다. machine learning의 맥락에서 encoder는 high-demensional data를 orginal data의 important features만 잘 캡처한 lower-dimensional representation으로 변환할 때 자주 사용된다. machine learning에서 encoder는 일반적으로 autoencdoer로 사용된다. autoencoder 추가로 데이터 압축, 신호 처리 및 암호화와 같은 다양한 분야에서 encoder가 사용된다. CODEC : 어떠한 data stream이나 신호에 대해, 인코딩이나 디코딩, 혹은 둘 다를 할 수 있는 하드웨어나 소프..

Overview & Trend 목표 설계 시스템 각 파트별 적게는 300명 많게는 700명 이상의 인력을 필요로 하므로 HW 산업은 목표 설계 시스템으로 진행 된다. 이렇게 많은 인력이 함께 일할 수 있는 비결은 Platfor-based design으로 진행되기 때문이다. Right Architecture 탐색 ( for 목표 설계 시스템) Direct Mapped Hardware는 하고자하는 일만 딱! 하도록 설계되어 그 일에 대해서는 최적화되었으나, 다른 용도로는 사용하기 어려워 Flexibility가 낮다.(full custom design) 반대로 Embedded Process(general purpose system)는 가장 general purpose를 가진 HW로 높은 Flexibiltiy를..

What will you learn? Course Contents Understanding, designing, and optimizing digital systems using Verilog HDL and FPGA design CAD tools Xilinx VIVADO tools 디지털 시스템 설계의 필요성 1. 기술 발전 이해 : 컴퓨터와 전자 기술의 발전 과정 이해 2. 제품 개발 능력 향상 : 실제 디지털 제품 개발 능력 향상, 이를 통해 창의적 디지털 제품 개발 및 기존 제품 개선 3. 문제 해결 능력 향상 : 복잡한 문제를 해결하고 디지털 시스템의 설계, 구현, 테스트 등의 다양한 단계에서 발생하는 문제를 해결 4. 산업에서의 경쟁력 강화 : 컴퓨터 전자,통신 분야에서 일할 수 있는 기회 높일..

PDLED

Vector & Array vector (class) vector를 생성하면 메모리 heap에 생성되며 동적할당된다. array와의 가장 큰 차이점은 array는 크기가 컴파일할 때 결정되므로 후에 원소를 추가하거나 삭제하는 것이 불가능하며 무조건 스택 메모리를 사용해야하지만, vector는 크기가 동적으로 변한다. 가변 크기의 데이터 컨데이너가 바로 vector이다. vector는 메모리를 재할당하는 데 용이하지만, 포인터를 통한 접근이기 때문에 속도가 느리다. vector를 사용해야할 case - 저장할 데이터의 개수가 정해지지 않은 경우(가변의 경우) - 데이터 접근의 랜덤 엑세스가 필요한 경우 - 중간에 데이터 삽입이나 삭제가 일어나지 않는 경우 배열 기반 컨테이너이기 때문에 push_front(..