Full Adder
4bit Full Adder Hierarchical Design
module이 여러개일 때 ( design source)
4bit full adder를 만들기 위해서는 half_adder, full_adder, full_adder_4bit 총 3개의 module을 필요로 한다.
Vivado에서는 여러 개의 모듈을 사용할 수 있다. 여러 개의 모듈이 포함된 위와 같은 vivado design을 작성할 때, 일반적으로 하나의 design source file에 모든 모듈을 작성한다.
이렇게 하면 모듈 간 종속성을 쉽게 관리할 수 있으며, 코드를 쉽게 재사용할 수 있다. 따라서, 여러 개의 module을 사용하더라도 하나의 design source file에 모든 module을 작성하는 것이 일반적이다.
'Quality control (1) > Verilog' 카테고리의 다른 글
| Verilog - LFSR( Linear feedback shift register ) / Fibonacci & Galois LFSR (0) | 2023.05.23 |
|---|---|
| Verilog - Finite State Machine (FSM) / Lemming Game (0) | 2023.05.17 |
| Verilog - Synthesis (full_adder_dataflow) / LUT / truth table (2) | 2023.03.20 |
| Verilog - mux4_to_1 & test bench (0) | 2023.03.16 |
| Verilog - 8case_4true / boolean expression / schematic (0) | 2023.03.16 |